

STC12C5A60S2は、STC MCULimitedによって製造された高性能1Tアーキテクチャ80C51CPUに基づくシングルチップマイクロコントローラです。
セキュリティポリシー
配信ポリシー
返品規則
STC12C5A60S2は、STC MCULimitedによって製造された高性能1Tアーキテクチャ80C51CPUに基づくシングルチップマイクロコントローラです。強化されたカーネルにより、STC12C5A60S2は1〜6クロックサイクル(標準の8051デバイスの約6〜7倍の速度)で命令を実行し、産業標準の80C51シリーズマイクロコントローラと完全に互換性のある命令セットを備えています。 In-System-Programming(ISP)およびIn-ApplicationProgramming(IAP)は、ユーザーがシステム内のプログラムとデータをアップグレードすることをサポートします。 ISPを使用すると、ユーザーは実際の最終製品からマイクロコントローラーを取り外すことなく、新しいコードをダウンロードできます。 IAPは、アプリケーションプログラムの実行中に、デバイスがフラッシュメモリに不揮発性データを書き込むことができることを意味します。 STC12C5A60S2は、標準80C51のすべての機能を保持しています。さらに、STC12C5A60S2には、2つの追加I / Oポート(P4およびP5)、10ソース、4優先度レベルの割り込み構造、10ビットADC、2つのUART、オンチップ水晶発振器、2チャネルPCAがあります。およびPWM、SPI、1回限り有効なウォッチドッグタイマー。
特徴
強化された80C51中央処理装置、マシンサイクルあたり1T、標準の8051の速度より6〜7倍高速。
動作電圧範囲:5.5V〜3.5Vまたは2.2V〜3.6V(STC12LE5A60S2)。
動作周波数範囲:0〜35MHz、標準8051:0〜420MHzと同等
柔軟なISP / IAP機能を備えたオンチップ8/16/20/32/40/48/52/56/60 / 62Kフラッシュプログラムメモリ
オンチップ1280バイトRAM:256バイトのスクラッチパッドRAMと1024バイトの補助RAM
最大64Kバイトの外部RAMをアドレス指定できます
データ移動を高速化するデュアルデータポインタ(DPTR)
フラッシュメモリアクセスのコード保護
優れた耐ノイズ性、非常に低い消費電力
標準8051のTimer0 / Timer1と互換性のある4つの16ビットタイマー/カウンター、2チャンネルPCAは2つのタイマーとして利用できます。
10個のベクトルアドレス、4レベルの優先度割り込み機能
ハードウェアアドレス認識およびフレームエラー検出機能を備えた1つの拡張UART
セルフボーレートジェネレータを備えたセカンダリUART
1つの15ビットウォッチドッグタイマーと8ビットプリスケーラー(1回限り有効)
SPIマスター/スレーブ通信インターフェース
2チャネルプログラマブルカウンタアレイ(PCA)
10ビット、8チャネルのアナログ-デジタルコンバータ(ADC)
シンプルな内部RC発振器と外部水晶時計
電源制御:アイドルモード(すべての割り込みでIDLEモードをウェイクアップできます)、パワーダウンモード(外部割り込みでパワーダウンモードをウェイクアップできます)、およびスローダウンモード
パワーダウンモードは、PCA_pin、RXD_pin、T0 / T1ピン、および外部割り込み(INT0、INT1)によってウェイクアップできます。44/ 40/36プログラマブルI / Oポートが利用可能です。
プログラム可能なクロック出力機能。 T0はP3.4にクロックを出力し、T1はP3.5にクロックを出力し、BRTはP1.0にクロックを出力します。外部低電圧検出器機能(P4.6、標準8051のピン位置にあるEAピン)
5つのパッケージタイプ:LQFP-44、LQFP-48、PDIP-40、PLCC-44、QFN-40